Contribuye a
- Aceleración hardware para inferencia en redes neuronales convolucionales. Tesis
- Acelerador hardware para búsqueda de motivos emergentes en streams de secuencias de ADN. Tesis
- Acelerador hardware para estimación de cuantiles en tráfico de redes. Tesis
- Acelerador hardware para la estimación de entropía empírica mediante sketches. Tesis
- Algoritmo y acelerador hardware para la estimación de cuantiles en propiedades de flujos de red. Tesis
- Algoritmos paralelos para sketches de cardinalidad y cuentas. Tesis
- Algoritmos y aceleradores hardware para estimación de entropía de flujos en redes de datos. Tesis
- Algoritmos y arquitectura para cálculo de similitudes genómicas en aceleradores en hardware. Tesis
- Aplicación de electrónica embebida de bajo costo en el procesamiento de información cuántica Tesis
- Control de fase de interferómetro en fibra óptica multi-núcleo utilizando FPGA. Tesis
- Corrección de no uniformidad, super resolución y estabilización de escena en imágenes microscópicas infrarrojas Tesis
- Corrección de no-uniformidad y estabilización térmica de microbolómetros infrarrojos. Tesis
- Criterios de selección basados en sketches para el problema de similitud genómica. Tesis
- Design of Cooperative Advanced Driver Assistance System based on Artificial Intelligence Models aware of driving profiles and the environment surrounding the vehicle. Tesis
- Detección y reconocimiento de rostros en imágenes infrarrojas sobre hardware digital dedicado Tesis
- Emulador de circuitos adaptivos análogos sobre un FPGA Tesis
- Estimación de cuantiles en acelerador hardware usando sketch KLL±. Tesis
- Estimación de medidas de monitoreo de red mediante sketches basados en cuantiles. Tesis
- Estudio sobre análisis de componentes independientes y su implementación en VLSI. Tesis
- Explicit feedback for congestion control in Science DMZ cyberinfrastructures based on programable data-plane switches. Tesis
- Implementación de algoritmo para el análisis de datos en instrumentación DOAS Tesis
- Implementación en hardware de algoritmo de reconocimiento de rostros BDPCA+LDA Tesis
- Implementación en una FPGA de un separador de señales basado en el análisis de componentes independientes. Tesis
- Implementación paralela de algoritmos de agrupación jerárquica en GPU. Tesis
- Instrumentación y control de una incubadora Tesis
- Intelligent image sensor for heterogeneous smart camera architectures. Tesis
- Modelo y plataforma de cómputo heterogéneo para video infrarrojo Tesis
- Métodos de subespacios lineales en VLSI análogo aplicados al reconocimiento de rostros. Tesis
- Network devices for hard real-time communication on switched ethernet. Tesis
- Registro multimodal de imágenes VIS, SWIR y LWIR en hardware dedicado Tesis
- Síntesis de alto nivel de arquitecturas para procesamiento de video. Tesis
- Vision circuits architecture with on-chip spatial window operations. Tesis